Потенциал, до которого может быть заряжено тело человека вследствие трения одежды, контакта с синтетическим полом и т. д., достигает 5000 в при емкости порядка 200 пф. Поэтому прикосновение монтажника к выводам схемы на МОП-транзисторах может вывести ее из строя. В связи с этим монтажник и все монтажные инструменты при работе с ИС на МОП-транзисторах должны заземляться. Перевозка и хранение таких ИС производится в специальной упаковке, замыкающей между собой их выводы или надежно изолирующей их от внешних потенциалов.

Иногда все входы в логических схемах на МОП-транзисторах соединяют запертыми диодами с общим проводом. Эти диоды называются охранными: при повышении напряжения на затворе они пробиваются (пробой восстанавливаемый) и предотвращают тем самым пробой МОП-траизисторов. Применение охранных диодов, тренировка в течение нескольких десятков или сотен часов после изготовления, бережное обращение позволяют получить надежность ИС на МОП-транзисторах почти такой же, как и схем на биполярных триодах.

В смонтированном узле, где все свободные входы непосредственно присоединены к шинам питания, а использованные входы соединены с источником питания через нагрузки или транзисторы других каскадов, опасность пробоя МОП-транзисторов резко уменьшается, и правила обращения с такими узлами могут не отличаться от правил обращения с узлами на биполярных транзисторах.

Для уменьшения выходного сопротивления схем на МОП-транзисторах инверторы в них могут выполняться на нескольких триодах так, как это показано на рис. 9. Два инвертора в ИС серии К172 обеспечивают получение двух выходных сигналов, «И-ИЛИ-НЕ» и «И-ИЛИ».

6. Характеристики логических ИС

Основными параметрами логических интегральных схем являются их быстродействие, потребляемая мощность и напряжение питания, коэффициент объединения по входу, коэффициент разветвления по выходу, устойчивость против внешних воздействий, степень интеграции, надежность, стоимость. В настоящем параграфе будет рассмотрен физический смысл, методы определения и типичные значения перечисленных параметров и проведено краткое сравнение типов ИС по этим параметрам.

Быстродействие ИС, как правило, определяется величиной средней за-деряши сигнала (ср). Физический смысл средней задержки можно понять из рис. 10 (на этом рисунке и далее приняты условные обозначения логических элементов в соответствии с ГОСТ 2.743-72). Если подать импульс на вход цепочки, состоящей из четного числа, например четырех, последовательно включенных инверторов, то импульс на выходе четвертого инвертора появится с некоторой задержкой. Эта задержка, одинаковая для переднего и заднего фронтов импульса, в данном случае складывается из двух задержек включения инверторов (переход из «1» в «О») fw двух задержек выключения (переход из «О» в «1» t-. Таким образом, средняя задержка на один инвертор будет

2t+ + 2l~ t+ + t-

Полученная формула дает основания для определения средней задержки как среднего арифметического значения задержек включения и выключения одного инвертора.

Средняя задержка экспериментально может быть определена, например, с помощью двухлучевого осциллографа. Однако удобнее и потому чаще используется метод определения средней задержки по частоте автоколебаний, возникающих в кольце из нечетного количества инверторов (штриховая линия

на рис. 10). Если кольцо содержит п инверторов (я-нечегное), то период автоколебаний будет

Т = nt+ + nt-= 2ntcp. Соответственно средняя задержка определяется соотношением

2п 2nf

При определении средней задержки в качестве границ временных инверторов обычно берут точки на фронтах, соответствующие половине перепада напряжения, или точки, соответствующие уровням 0,1 и 0,9 этого перепада. Длительность фронтов импульсов измеряется как промежутки времени, необходимые для спада напряжения от 0,9 до 0,1 или подъема напряжения от 0,1 до 0,9 полного перепада напряжения [22].

По величине средней задержки логические ИС делятся на сверхбыстродействующие (ср<5 нсек), быстродействующие (fcp = 5-bl0 нсек), среднего быстродействия (ср = 10-100 нсек), низкого быстродействия (/ор>100 нсек) [22].

Самое низкое быстродействие имеют схемы РТЛ и РСТЛ, в которых задержка вызвана наряду с инерционностью транзи-

Рис. 10. Схема соединения инверторов для определения средней задержки распространения сигнала (а) и диаграммы работы этой схемы (б)

сторов еще и временем передачи сигнала на входы транзисторов через резисторы связи. Низкое быстродействие имеют также схемы МОПТЛ, в которых задержка определяется временем заряда входных емкостей транзисторов через относительно высокоомные сопротивления каналов транзисторов предыдущих схем.

Для схем РТЛ и РСТЛ средняя задержка может лежать в диапазоне от 50-100 нсек до 2000 нсек.

Следует заметить, что приводимые в технических данных иа логические ИС значения средних задержек обычно определены для наихудшего сочетания условий (большое количество присоединенных нагрузок, неблагоприятные значения температуры и напряжения питания и т. д.), так что в реальных устройствах быстродействие ИС в среднем оказывается более высоким, чем по паспортным данным.

Для упомянутых в предыдущем параграфе ИС серий К114 (РСТЛ) и К210 (РТЛ) наибольшие средние задержки равны 500-1500 нсек, что говорит о том, что это схемы низкого быстродействия. Логические схемы на МОП-транзисторах имеют среднюю задержку распространеняя сигнала порядка 100-1500 нсек. Для упомянутых выше схем серии К172 средняя задержка не превышает 600 нсек.

ИС типов ДТЛ и ТТЛ относятся к схемам среднего быстродействия. Для них типичны средние задержки, лежащие в диапазоне 5-50 нсек. Их более высокое быстродействие по сравнению со схемами РСТЛ объясняется более быстрой передачей сигнала с выхода предыдущей схемы иа вход инвертора последующей. Паразитная емкость схем «И» на многоэмиттерном

транзисторе меньше, чем схемы «И» на диодах, поэтому быстродействие схем ТТЛ в среднем несколько выше, чем ДТЛ.

Для рассмотренных в предыдущем параграфе ИС серий К217 (ДТЛ) и К15.5 (ТТЛ) средние задержки составляют 15-30 нсек.

Наибольшее быстродействие имеют логические схемы с ненасыщенными транзисторами - ПТТЛ. Для них средние задержки составляют 2-10 нсек. В частности, для упомянутых ранее схем серии 137 значение ср равно 4- 10 нсек.

Потребляемая мощность логических ИС обычно зависит от того, какие сигналы поданы на входы этой ИС. Поэтому потребляемую мощность принято оценивать средней мощностью (Рср), потребляемой типовым логическим элементом во включенном (Р+) и выключенном (Р ) состояниях:

Как правило, чем выше быстродействие схем, тем больше средняя потребляемая ими мощность. Для схем ПТТЛ значение Рср составляет 30-80 мет (35-45 мет для ИС серии 137), для схем ТТЛ и ДТЛ -5- 40 мет (12-40 мет для ИС серии К155 и К217), для схем МОПТЛ -10- 80 мет (40 мет для ИС серии К172), 0,1-30 мет для схем РСТЛ и РТЛ (0,5-1,5 МВт и 20 мет для ИС серий К114 и К210 соответственно).

Возможно создание ИС со средней потребляемой мощностью порядка десятков или единиц микроватт и менее [22]. Здесь находят применение схемы, использующие совместно п-р-п и р-п-р-биполярные транзисторы или МОП-транзисторы с каналами р- и п-типов.

В процессе переключения логических ИС средняя потребляемая мощность, как правило, выше средней статической мощности вследствие всплесков тока в переходных режимах. Поэтому иногда для ИС дополнительно указывается средняя мощность, потребляемая в динамическом режиме. При этом чаще всего подразумевается работа схемы на максимальной допустимой тактовой частоте при длительности входного импульса, равной длительности паузы.

Поскольку снижение средней задержки логических схем сопровождается ростом потребляемой ими мощности, то иногда находит применение параметр, называемый работой переключения, равный произведению средней потребляемой ИС мощности и средней задержки.

Напряжения питания ИС лежат обычно в диапазоне 3-6,3 в, за исключением схем МОПТЛ, для которых необходимы источники с напряжением, достигающим 12-27 е. Величина напряжения питания не имеет решающего значения при выборе типа ИС для построения конкретного устройства. Можно только заметить, что чем выше напряжение питания при одной и той же потребляемой мощности, тем легче построить источник питания с высоким к. п. д. Кроме того, естественно, при выборе ИС (при приемлемых других параметрах) следует отдавать предпочтение тем сериям, для которых требуется только один источник питания. В этом смысле серии К210 и К217, для которых требуются два источника питания, уступают сериям К114, К155, 137 и К172.

Помехоустойчивость логических ИС принято характеризовать параметром, назьиремым статической помехоустойчивостью. Статическая помехоустойчивость- это наименьшая величина постоянного напряжения (тока), которая, будучи добавлена (при самом неблагоприятном сочетании обстоятельств) к полезному входному сигналу, вызовет появление ошибки во всей последующей цепи логических схем. Появление статической помехи наблюдается в тех случаях, когда относительно велико сопротивление проводников, подводящих к ИС напряжение питания. Падения напряжения на «земляной» шине, разные для разных ИС, будут- суммироваться со входными сигналами и могут привести к сбоям. Для исключения подобных ситуаций необходимо внимательно относиться к расположению проводников, подводящих напряжение питания, и увеличивать по возможности их сечеиие.